EE5254 Advanced Digital Design Flow (高等數位晶片設計流程) (updated on
2022/12/21)

一、課程說明(Course Description)
**教學目標:
學習數位電路晶片之進階設計流程，與現今趨勢接軌，培養後摩爾定律時代所需之晶片設計知識

**課程特色:
使用TSMC 16nm FinFET設計教育套件(N16 ADFP)演練數位電路晶片之進階設計流程，包含FinFET
library, hierarchical flow, flip chip, power gating等

**修課條件:
必需修過積體電路設計實驗，或類似具有數位電路晶片流程實際演練之課程

**特別註明:
1) N16 ADFP的使用有相當嚴格之要求，包含簽署使用者切結書(University User’s
Acknowledgement)、工作站上電子資料不可攜出、不可對螢幕進行拍照等；目前亦要求學生必須親
自在電機系工作站教室(如資電406)裡操作，是否開放遠端操作將於學期開始時宣布
2) 此課程須長時間使用EDA tool完成上機實習、作業與專題，若無相關經驗或準備，切勿輕易嘗
試；第一次作業即會測試是否能獨立完成從RTL到APR的流程

**選課說明:
目標修課人限為20人，僅在加退選期間透過加簽選課，並僅供電資學院和半導體學院學生修課，會
在第一次上課(2/16)說明加簽細節，並在第二次上課(2/23)前通知結果

**加簽門檻:
1) 已簽署使用者切結書
2) 先前修課證明
3) 任何有助加簽順位之說明(Optional)

**上課資訊:
Class Hours: Thu 15:30-19:20
Lecture Room: 台達201教室
Lab Room: TBD
Instructor: 黃朝宗
TA: TBD

二、指定用書(Text Books)
None.

三、參考書籍(References)
- TSMC N16 ADFP document
- User guides of Design Compiler, PrimeTime, Liberty, Innovus, VC LP, Quantus,
and Voltus
- UPF standards (IEEE std 1801-2009, 1801-2013, 1801-2015)
- M. Keating et al., Low Power Methodology Manual for System-on-Chip Design,
Springer, 2007.
- Collected materials and papers

四、教學方式(Teaching Method)
本課程教學包含兩種形式：課堂上課(lecture)和上機實習(lab)，採隔週輪流上課(3小時)和實習
(4小時)進行；上課內容以說明原理與技術為主，而實習以實際演練為主，會以一小型智慧影像CNN
加速器為基底，從simulation和synthesis，一路完成到sign-off verification；共有三份大型
作業以及一個Term project。

五、教學進度(Syllabus)
Introduction: 兩週
Part 1–Basic FinFET Design Flow: 六週
Part 2–Low Power Design Flow: 五週
Part 3–Term Project: 四週

六、成績考核(Evaluation)
Lab (10%)
Homework (60%)
Term Project (30%)

七、可連結之網頁位址
eeclass website