一、課程說明(Course Desc<x>ription)
<br>
<br>本課程能讓同學深入了解邏輯電路之設計流程，親身體會數位電路之設計經驗。本實驗需先修過邏輯設計
<br>(EECS1010)課程始能加選，本實驗幫助同學快速領悟邏輯設計理論，並能實際應用所學於硬體實驗電路，如
<br>此，能讓同學對數位邏輯設計有更深一層的體驗與認知。
<br>
<br>This is the first course for logic design lab.
<br>
<br>二、指定用書(Text Books)
<br>
<br>Pong P. Chu, FPGA Prototyping by Verilog Examples, 2008, John Wiley & Sons.  (NTHU library has the ebook.)
<br>
<br>
<br>三、參考書籍(References)
<br>
<br>1. M. Morris R. Mano and Michael D. Ciletti, Digital Design: With an Introduction to the Verilog HDL, VHDL, and 
<br>SystemVerilog (6th Edition), Pearson International Edition.  (Textbook of EECS1010 Logic Design)
<br>
<br>2. Michael Keating, Reuse Methodology Manual for System-on-a-Chip Designs, 2002,  Kluwer Academic 
<br>Publishers. (NTHU library has the ebook.)
<br>
<br>
<br>四、教學方式(Teaching Method)
<br>
<br>本課程將教授數位電路設計的實作技術，將邏輯設計之理論實現在實體的可程式邏輯晶片中。將教授硬體描述
<br>語言Verilog HDL、硬體模擬器、FPGA電路板使用、邏輯分析儀使用等硬體設計技術。此外並搭配多個實驗主
<br>題的實作，學生可學習到邏輯晶片之設計流程，相關主題包括組合電路設計、序列電路設計、計數器設計、有
<br>限狀態機設計、投票機設計、多功能時鐘設計。本課程將以上課與上機實際操作互相搭配，學生預計能學習到
<br>數位邏輯電路設計之基本技術。
<br>
<br>五、教學進度(Syllabus)
<br>
<br>1.Verilog RTL介紹
<br>2.FPGA仿真
<br>3.組合邏輯
<br>4.循序邏輯
<br>5.計數器
<br>6.有限狀態機
<br>7.電子鐘
<br>8.電子音效
<br>9.LCD
<br>
<br>
<br>
<br> 六、成績考核(Evaluation)
<br>
<br>實驗成績佔總成績 20%，小考佔50%， 期末專題佔 20%，期末考佔 10%。
<br>
<br>Experiments 20%, quiz 50%, final project 20%, final exam 10%.
<br>
<br>
<br> 七、可連結之網頁位址
<br>
<br>
<br>https://eeclass.nthu.edu.tw/
<br>
<br>
<br>加簽部分開學第一次上課統一在課堂上處理。